FLIP – FLOP
Flip-flop adalah rangkaian digital
yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu
perintah untuk menghapus atau mengganti isi dari bit yang disimpan. Prinsip
dasar dari flip-flop adalah suatu komponen elektronika dasar seperti
transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika
yang dapat bekerja secara sekuensial. Nama lain dari flip-flop adalah
multivibrator bistabil.
Macam – Macam Flip Flop :
Ø RS Flip-Flop (RS-FF)
Adalah rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q
(atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu
berlawanan satu dengan yang lain. RS-FF adalah flip-flop dasar yang memiliki
dua masukan yaitu R (Reset) dan S (Set). Flip-flop RS pada simbol ini memiliki input
aktif low/nol yang ditunjukkan dengan adanya gelembung-gelembung kecil pada
input R dan S. Tidak seperti gerbang logika, flip-flop memiliki dua output
komplementer. Output tersebut diberi label Q dan Q. Output Q dianggap merupakan
output normal, dan dalam kondisi normal kedua output selalu merupakan
komplementer. Karena fungsi flip-flop memegang data sementara, maka flip-flop
ini sering disebut RS Latch Flip-Flop. Bila
S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika
0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka
keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika
0. Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati
salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not
= 0, stabil ke II diperoleh saat Q=0 dan Q not = 1.
Gambar SR-FF:
Tabel Kebenaran:
|
S
|
B
|
Q
|
Q
|
Keterangan
|
|
0
|
0
|
1
|
1
|
Terlarang
|
|
0
|
1
|
1
|
0
|
Set (memasang)
|
|
1
|
1
|
1
|
0
|
Stabil I
|
|
1
|
0
|
0
|
1
|
Reset (melepas)
|
|
1
|
1
|
0
|
1
|
Stabil II
|
|
0
|
0
|
1
|
1
|
Terlarang
|
|
1
|
1
|
Qn
|
Qn
|
Kondisi memori (mengingat)
|
Yang dimaksud kondisi terlarang
yaitu keadaaan yang tidak diperbolehkan kondisi output Q sama dengan Q not
yaitu pada saat S=0 dan R=0. Yang dimaksud dengan kondisi memori yaitu saat S=1
dan R=1, output Q dan Qnot akan menghasilkan perbedaan yaitu jika Q=0 maka
Qnot=1 atau sebaliknya jika Q=1 maka Q not =0.
· CRS Flip-flop (CRS-FF)
Adalah clocked RS-FF yang dilengkapi dengan sebuah terminal
pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila
pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan
mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock
berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan
pada output Q dan Q not.
Gambar CRS-FF :
Tabel kebenaran :
|
S
|
R
|
Qn +1
|
|
0
|
0
|
Qn
|
|
0
|
1
|
0
|
|
1
|
0
|
1
|
|
1
|
1
|
terlarang
|
Keterangan:
Qn = Sebelum CK
Qn +1 = Sesudah CK
Ø D Flip-flop (DFF)
Merupakan RS flip-flop yang ditambah dengan suatu inventer
pada reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan
pulsa clock berlogik 1, maka output Q akan berlogik 1 dan bilamana input D
berlogik 0, maka D flip-flop akan berada pada keadaan reset atau output Q
berlogik 0. Flip-flop D hanya memiliki input data tunggal (D) dan input detak
(CK). Flip-flop D sering kali disebut juga sebagai flip-flop tunda. Nama ini
menggambarkan operasi unit ini. Apapun bentuk input pada input data (D), input
tersebut akan tertunda selama satu pulsa detak untuk mencapai output normal
(Q). Data dipindahkan ke output pada transisi detak Low ke High.
Gambar DFF :
Tabel kebenaran :
|
D
|
Qn+1
|
|
0
1
|
0
1
|
Ø JK flip-flop (JK-FF)
Sering disebut dengan JK FF induk hamba atau Master Slave JK
FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master
Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan
IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK
flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC).
Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi
terlarang artinya berapapun input yang diberikan asal ada clock maka akan
terjadi perubahan pada output.
Gambar JK-FF :
Tabel kebenaran :
|
J
|
K
|
Qn+1
|
Keterangan
|
|
0
|
0
|
Qn
|
Mengingat
|
|
0
|
1
|
0
|
Reset
|
|
1
|
0
|
1
|
Set
|
|
1
|
1
|
Qn (strep)
|
Togle
|
Ø T Flip-flop (TFF)
Merupakan rangkaian flip-flop yang dibangun dengan
menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka
akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika
inputannya tinggi dan outputnya akan tetap jika inputnya rendah.
Gambar TFF :
Tabel kebenaran :
|
T
|
Q
|
|
0
|
0
|
|
1
|
0
|
|
0
|
1
|
|
1
|
1
|
|
0
|
0
|
|
1
|
0
|
|
0
|
1
|
|
1
|
1
|
